デジカメinfo

来るべき7RIIIはこの数値をさらに上回るのかと思うと恐ろしい画質性能ですね。

高速読み出し=読み出しノイズが大きくなるのでしょう。
それこそ、産業用CCDだと物凄くゆっくりと読み出して低ノイズ化している製品もあるくらいです（X線用とか）

で、ダイナミックレンジは、FullWellCapacityとReadNoiseの比ですから、高速読み出し（おかげでAFの喰いつき、20FPSの連続撮影を可能にしている）のα9が性能的に劣ってしまうのは仕方ない面があるかなと思います。

あらためてα7RⅡの凄さが良くわかります
α9のDRAM積層化・AF性能や容量Upしたバッテリーを是非、α7RⅢにも搭載して欲しいものです
画素数は42MPのままで、連写8コマ／秒・AF性能Upなら100％買い換えます
噂の70MPセンサーのα9Rも気になりますが・・・

こういうのを見ると、α9・α7の役割分担をしてるように思えますね。

十分御の字というか寧ろこれだけ力技で高速読出ししているのにこの性能は、やはりソニー製センサーの技術力の高さは随一なのでしょう。
これに注文を付け出したらどのメーカーも立つ際がなくなってしまいます。
α7RⅡと同等のセンサーで連写が欲しければα99Ⅱ一択ですね。

これって積層センサーだと
ファームウェアで変わったりしないの
でしょうか？

＞これって積層センサーだと
＞ファームウェアで変わったりしないの
＞でしょうか？

CMOSセンサーの動かし方、RAWデータの生成方法をファームウェアで変えるなら、性能データが変わることもあります。

従来型だと、ソニーは１列に１個のＡＤＣを並べていましたが、Ａ９は積層型センサなので、１列のＡＤＣは複数に増えているはずです。

読み出し速度がＡ７IIの２０倍だそうで、クロックの周波数やＡＤＣの性能が同じなら、ＡＤＣを１列２０個にして並列読み出しをすることになるのでしょうかね。（良くわからずに書いてます）

で、何を言いたいかですが、並列読み出しをするＡＤＣの接続を変更して１画素に複数個のＡＤＣを割り当てると、読み出し速度は遅くなるけどＡＤＣのノイズが減る。ＡＤＣ２個でー３ｄＢ、４個だとー６ｄＢだそうです。ノイズが減ればダイナミックレンジは広がります。

過去のソニーの発表には、列ごとに複数のＡＤＣを配置した積層型センサーで接続をあれこれ変え、動画を撮りながら同時に静止画も読みだすモードに変更したり、並列接続でノイズを減らすなどの記載がありました。

そこで、Ａ９にもその技が適用されていればいいなあ、と妄想したわけですが、それなら、早い読み出しと遅い読み出しでダイナミックレンジやノイズレベルが変化するカメラということになる。

果たして実機はどうなっているのか、後２８日、楽しみですね。

これも予想通りというか、やはり高画素センサーのほうがDxOスコアは良いですが、実際に画像で見るDRはα９は相当広く感じますね。

スコアだけで見れば、α７RⅡ、α９、α９９Ⅱ、全機種とも一長一短で役割が変わってくるので、良い棲み分けができているのかなと。
勿論全て持っているのが一番良いわけですが、私は無理ですね（笑）

画素数を減らして1ピクセルあたりの画素ピッチを広くすればダイナミックレンジが向上し高画質になる、
という言い伝えが半ば迷信のようになってきましたね。
フルサイズ36MPセンサーと24MPセンサーの時と同じく、予想通り裏面照射センサーでも高画素センサーの方が高画質になりました。
しかもα7RIIから2年分も新しいα9用の最新センサーですからね。

>読み出し速度がＡ７IIの２０倍だそうで、クロックの周波数やＡ
>ＤＣの性能が同じなら、ＡＤＣを１列２０個にして並列読み出し
>をすることになるのでしょうかね。（良くわからずに書いてま
>す）

実際はどうだか知りませんが、考え方は合っていると思います

>並列読み出しをするＡＤＣの接続を変更して１画素に複数個のＡ
>ＤＣを割り当てると、読み出し速度は遅くなるけどＡＤＣのノイ
>ズが減る。ＡＤＣ２個でー３ｄＢ、４個だとー６ｄＢだそうで
>す。ノイズが減ればダイナミックレンジは広がります。

理論上はそうだけど、実際にはA/D変換部分のノイズレベルよりも量子化ノイズが遥かに少なくて、サンプリング周期をADCの数で割った時間単位でサンプリングするタイミングをずらしてからA/D返還後にADCの数で平均化する必要があります。
あっ、海外メーカーにそんなADCがありましたねえ。

これ、estimateとあるのであくまで予測値なんですね。
RAW画像からDRをどう算出するのか、は興味ありますが。

しかし低感度で42MPがリードするのは分かりますが、
1600以降でも24MPに逆転される事なく同等、
というのは驚きました。